跳到主要内容

概述

1 集成电路发展历史​

  • 1947年12月16日，美国贝尔实验室的肖克利、巴丁和布拉顿组成的研究小组成功制作了第一个晶体管
  • 1958年，基尔比和诺伊斯发明第一块集成电路

2 硬件描述语言简介​

2.1 Verilog HDL抽象描述​

行为级：行为与算法描述​

用功能块之间的数据流对系统进行描述，在需要时在函数块之间进行调度赋值。

module muxtwo (out, a, b, sel);
    input a, b, sel;
    output out;   
    wire out;
    assign out = sel ? b : a; // 逻辑描述
endmodule

RTL级：逻辑执行步骤的模块​

用功能块内部或功能块之间的数据流和控制信号描述系统。

module muxtwo (out, a, b, sel);
    input a, b, sel;
    output out;      
    reg out;
    always @ (sel or a or b)
    if (!sel) out = a;
    else out = b;
endmodule

门级：逻辑部件互相连接的模块​

用基本单元(primitive)或低层元件(component)的连接来描述系统以得到更高的精确性，特别是时序方面。在综合时用特定工艺和底层元件将RTL描述映射到门级网表。

两路选择器

module twomux (out, a, b, sl);
    input a, b, sl;
    output out;
    not     u1 (nsl, sl );
    and     u2 (sela, a, nsl);
    and     u3 (selb, b, sl);
    or      u4 (out, sela, selb);
endmodule